华为发布“τ芯片”最新研究 提出3D堆叠重构电路新思路
华为半导体负责人何庭波于9月4日在ChinaXiv发布论文《Huawei’s τ Chip Was Supposed to Melt?》，进一步阐述了华为“τ芯片”及LogicFolding技术。该研究指出，芯片功耗不仅来自计算，更来自数据传输；通过将电路重构为上下层结构，不仅大幅缩短了信号传输距离与延迟，还显著降低了数据移动所产生的能耗。
论文数据显示，应用该技术的麒麟2026芯片晶体管密度提升约55%，在同等性能下，NPU与GPU功耗分别下降66%和58%。华为通过热感知布局和源头降耗，回应了行业关于3D堆叠“高密度等于高发热”的质疑。但何庭波也表示，混和键合、应力控制及EDA设计等技术挑战仍需3至5年时间持续探索与突破。
来源：第一财经
57
42
21
13
6
4
3
3
2
1September 4, 2026 2.8K 20 13
